

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-303552

(43)公開日 平成6年(1994)10月28日

(51)Int.Cl. ⁵	識別記号	府内整理番号	F I	技術表示箇所
H 04 N 5/60	Z			
7/08	Z 6942-5C			
7/18	A			

審査請求 未請求 請求項の数7 O L (全7頁)

(21)出願番号 特願平5-85948

(22)出願日 平成5年(1993)4月13日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 中村 和彦

大阪府門真市大字門真1006番地 松下電器
産業株式会社内


(74)代理人 弁理士 小鶴治 明 (外2名)

(54)【発明の名称】 多重化・分離制御回路

(57)【要約】

【目的】 映像信号に対する音声信号の遅延を0に保つ
多重化・分離回路を実現する。

【構成】 映像信号の特定のラインにおいて、映像信号aと音声信号bの遅延が規定値になるように映像遅延器101、音声遅延器103にて調整した上で音声信号データを映像信号に多重化回路102にて多重化し、また、分離制御装置においては前記特定ラインにおける映像信号と音声信号の遅延量を基準にして映像信号と音声信号の遅延量を映像遅延器108、音声遅延器109にて調整し、両者の同時性を回復する。あらかじめこの特定のラインもしくは遅延量を固定することが困難な場合には、前記特定映像ラインと規定遅延量の少なくとも一方を音声データとは別に映像信号に多重化して伝送し、これらを用いて、映像信号と音声信号との遅延量を調整し、両者の同時性を回復する。



【特許請求の範囲】

【請求項1】デジタル映像信号の同期信号期間に映像信号に同期したデジタル音声信号を多重化して伝送する伝送装置に用いられる多重化制御回路であって、映像信号の特定のラインにおいて、映像信号と音声信号の遅延が規定値になるように音声信号データを多重化したことを特徴とする多重化制御回路。

【請求項2】デジタル映像信号の同期信号期間に映像信号に同期したデジタル音声信号が多重化された信号を受信する受信装置に用いられる分離制御回路であって、映像信号の特定ラインにおける映像信号と音声信号の遅延量を基準にして、映像信号と音声信号との遅延量を調整することを特徴とする分離制御回路。

【請求項3】遅延の規定値を0とすることを特徴とする請求項1記載の多重化制御回路。

【請求項4】遅延の規定値を0とすることを特徴とする請求項2記載の分離制御回路。

【請求項5】特定映像ラインと規定遅延量の少なくとも一方を音声データとは別に映像信号に多重化して伝送することを特徴とする請求項1または請求項3記載の多重化制御回路。

【請求項6】特定映像ラインと規定遅延量の少なくとも一方を音声データとは別に映像信号に多重化して伝送することを特徴とする請求項2または請求項4記載の分離制御回路。

【請求項7】映像信号とは別に伝送された前記特定映像ライン位置と規定遅延量の少なくとも一方を用いて、映像信号と音声信号との遅延量を調整することを特徴とする請求項2または請求項4記載の分離制御回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、デジタル映像信号の同期期間にデジタル音声信号を多重化して伝送する伝送方式に於ける多重化及び分離回路に関するものである。

【0002】

【従来の技術】デジタル映像信号にデジタル音声信号を多重化して伝送する伝送方式として、デジタル映像信号の水平及び垂直同期期間にデジタル音声信号を時間軸多重して伝送する方法があり、デジタル映像機器間のインターフェースとして規格化作業が進んでいる(SMPTE 259M)。

【0003】このような伝送方式においては、映像信号1ライン間に入力した音声信号を次あるいはそれ以降の水平同期期間に多重化して伝送するため、音声信号のバッファRAMが必要になる。コンポジット映像信号に於いては、同期信号期間のシンクチップレベル部分に音声信号データの多重化を行うが、シンクチップレベル部分が狭い等価パルス期間が存在し、この期間では一般的に音声信号データの多重化を行わず、この期間に伝されるべき音声信号データを垂直同期期間にまとめて伝送する

為、図3に示すようにバッファRAM内の音声信号データ量が大きく変動する。さらに、24ビットの音声を伝送する場合には、各水平同期期間には音声1チャンネルにつき3サンプルの音声データしか伝送するスペースがなく、1水平ラインでの平均入力音声データ量が約3.05サンプルである事から、20ラインに1サンプル分の音声データがバッファRAMに蓄えられ、これが垂直同期期間にまとめて送られ、バッファRAMのデータ量変動はさらに大きくなる。また、コンポーネント映像信号に於いても、映像信号のスイッチングを行うライン附近では音声信号の多重化を行わないのが一般的であり、やはりバッファRAM内の音声信号データ量に変動が生じる。

【0004】従来、このバッファRAM内の音声データ量の変動に対して、受信側では大きめのバッファRAMを用意して図2に示す様な制御回路を用いていた。音声の多重化されたデジタル映像信号Aは、音声データ分離回路1及び同期信号分離回路2に入力され、音声データ分離回路1では音声データBが、同期信号分離回路2では同期信号Cがそれぞれ検出分離される。音声データBは音声データデフォーマッタ3で通常のパラレルデータDにデフォーマットされ、書き込みクロックEと共にバッファRAM4に入力される。バッファRAM4はライトアドレスカウンタ4a、リードアドレスカウンタ4b、及びリード用とライト用の2つのポートを持つRAM4cとから構成され、書き込みクロックEによってライトアドレスカウンタ4aが、また、読み出しクロックFによってリードアドレスカウンタ4bがそれぞれインクリメントされる。音声出力回路5は音声クロックIに同期してバッファRAM4からパラレル音声データGを読み出しクロックFによって読み出し、AES/EBU等のフォーマットに変換してシリアルデジタル音声信号Hとして出力する。

【0005】一方同期信号Cは、フィールドタイミング検出生回路6に入力され、映像信号のライン、フィールド、フレーム等が検出され、例えば音声フレーム周期毎、即ち音声サンプリング数が正に整数となる映像フィールド周期毎に1つのパルスがフィールドタイミング信号Jとして出力される。アドレス差計算回路7では、リードアドレスカウンタ4aからのリードアドレスKとライトアドレスカウンタ4bからのライトアドレスLのアドレス差(L-K)を計算し、バッファRAMデータ量検査回路8では、フィールドタイミングJのタイミングでアドレス差(L-K)が外部より設定された規定値Pと異なる場合には、リードアドレスカウンタ4bにプリセットパルスMを出力する。これにより、リードアドレス設定回路9にて計算されたライトアドレスIから規定値Pを引いたリードアドレスプリセット値Nが、リードアドレスカウンタ4bにプリセットされる。これによつて、バッファRAM4内の有効音声信号データ量は規定

値に等しくなる。音声信号が映像信号に同期している限り、以降の検査タイミングにおける音声信号データ量は規定値に等しくなる。また、映像信号もしくは音声信号のスイッチングが発生した場合には、スイッチング直後の検査タイミングにてリードアドレスへのプリセットが発生し、やはり以降の検査タイミングでは、バッファRAM内の音声信号データ量は規定値に等しくなる。

【0006】

【発明が解決しようとする課題】このような構成の多重化分離制御回路では、どの映像ラインにどれだけのサンプル数の音声データが多重化されているかという音声データの多重化のマッピングによって、送信側と受信側を合わせたトータルでの遅延時間に変動が生じてしまう。

【0007】例えば、ある映像ラインの先頭にてバッファRAM容量検査を行った場合を考える。図4に、垂直同期期間以外の各映像ラインに各々3サンプルずつの音声データを多重化したマッピングにてデータが送られてきたときのバッファRAM容量の変化の様子をA、同じく垂直同期期間以外の各映像ラインに各々3サンプルまたは4サンプルずつの音声データを多重化したマッピングにてデータが送られてきたときのバッファRAM容量の変化の様子をBで示した。

【0008】このようにマッピングによって、バッファRAM容量の変化の山と谷の高低や位置がかわってしまうため、受信側の分離装置にてある映像ラインにおける遅延時間を一定にしたとしても送受信トータルでの遅延時間は未知数のままである。

【0009】また、ライトアドレスとリードアドレスとの衝突のみを検出し、衝突時にリードアドレスをライトアドレスより遅らせる通常のバッファRAM制御では、バッファRAMを有効に使用することができるが、バッファRAM内の音声データ量は不定となってしまい、従って、映像信号と音声信号の遅延時間は接続の度毎に変化してしまう。

【0010】本発明は上記の問題を鑑みてなされたもので、映像信号と音声信号の同時性の回復を容易にすることを目的とする。

【0011】

【課題を解決するための手段】この目的を達成するため本発明では、デジタル映像信号の同期信号期間に映像信号に同期したデジタル音声信号を多重化して伝送する伝送装置に於いて、映像信号の特定のラインにおいて、映像信号と音声信号の遅延が規定値になるように音声信号データを多重化し、また、分離制御装置においては前記特定ラインにおける映像信号と音声信号の遅延量を基準にして映像信号と音声信号の遅延量を調整し、両者の同時性を回復する。

【0012】あらかじめこの特定のラインもしくは遅延量を固定する事が困難な場合には、前記特定映像ラインと規定遅延量の少なくとも一方を音声データとは別に映

像信号に多重化して伝送し、これらを用いて、映像信号と音声信号との遅延量を調整し、両者の同時性を回復する。

【0013】

【作用】上記の手段により、本発明によれば、音声データのマッピングに関わらず映像信号に対する音声信号の遅れを一定に保つことができ、映像信号と音声信号の同時性の回復を容易にすることができる。

【0014】

【実施例】以下、本発明の実施例を説明する。

【0015】図1は本発明の一実施例に係る多重化・分離制御回路のブロック図である。送信側に於いては、映像信号aは一定の遅延量を持つ映像遅延器101を通過して、映像音声多重化回路102に入力される。一方、音声信号bは遅延量を可変出来る音声遅延器103を通過して、映像音声多重化回路102に入力され、映像信号に多重化される。また、遅延量を規定すべき映像ライン位置データcは、映像音声多重化回路102に入力される。さらに、規定遅延量dは音声遅延器103及び映像音声多重化回路102に入力される。

【0016】映像音声多重化回路102では、例えば図2に示した従来例と同様の方法によって、即ち、映像ライン位置データcによって規定された映像ラインにおけるバッファRAM内の音声データ量を一定に保つという方法によって、このラインにおける音声遅延時間をある一定値に保ちながら、音声信号b'を映像信号a'に多重化する。音声遅延器103では、多重化後の伝送データgの映像ライン位置データcによって規定された映像ラインにおける音声信号の映像信号に対する遅延時間が規定遅延量dになるように音声遅延量を可変する。つまり、映像遅延器101による遅延量と規定遅延量dとの和が、音声遅延器103による遅延と映像音声多重化回路102による特定ラインでの遅延との和に等しくなるように音声遅延器103の遅延量を設定するわけである。

【0017】遅延データフォーマッタ104では、映像ライン位置データc及び規定遅延量dを映像信号に多重化できるようなフォーマットに変換し、遅延データ多重化回路105によってこの遅延データfが音声信号の多重化された映像信号eに多重化され、伝送データgとなる。

【0018】受信側では、伝送データgは映像音声分離回路106に入力され、映像信号hと音声信号iに分離される。映像信号hは一定の遅延量をもつ映像遅延器108にて一定時間の遅延を受けた後映像信号h'として出力される。また、伝送データgから遅延データ分離回路107において、映像ライン位置データc' と規定遅延量d'を分離する。映像ライン位置データc'は映像音声分離回路106に入力され、例えば、この映像ライン位置データc'にて規定されたライン位置におけるバ

シフア RAM内の音声データ量を一定とする、従来例にて説明した方法等によって、このライン位置における映像信号に対する音声遅延量を一定に保つ。

【0019】規定遅延量 d' は遅延量の可変可能な音声遅延器 109 に入力され、この規定遅延量 d' をもとに映像信号 h' と音声信号 i' との同時性が回復できるように遅延量が設定される。つまり、規定遅延量 d' に映像音声分離回路 106 における映像ライン位置データ c' で規定された映像ラインでの遅延量と音声遅延器 109 での遅延量を加えたものが、映像遅延器 108 における遅延量と等しくなる様に音声遅延器 109 の遅延量が設定される。

【0020】以上の構成によって、映像信号 h' と音声信号 i' との同時性が、送信側の音声信号の多重化の仕方によらずに確実に回復できる。

【0021】上記の説明では、送信側・受信側双方に映像信号の遅延器を設けたが、映像信号の遅延器はどちらか一方でもよく、音声信号の先読み等を行った場合など、映像信号が音声信号より遅れるので有れば、必ずしも遅延器は必要でない。また、音声遅延器 102 は必ずしも必要ではなく、もちろん固定の遅延量でも良い。この場合には、伝送する規定遅延量 f をそれに合わせて変更すれば良い。

【0022】また、映像音声多重化回路・映像音声分離回路の構成を、従来例と同様の方法によるものと説明したが、特定ラインにおける遅延量が一定となればこれに限るものではない。さらに、特定ラインにおける遅延量が一定にならない場合にも、特定ラインでの遅延量、即ち、バッファ RAM内の音声データ量が検出可能であれば、この遅延量によっても音声遅延器 109 の遅延量を可変させれば、即ち、映像音声分離回路にて検出された遅延量と伝送された規定遅延量と音声遅延器による遅延が映像遅延器による遅延と等しくなるように音声遅延器による遅延を設定すれば、本発明は実現可能である。

【0023】さらに、送信側、受信側であらかじめ特定映像ライン位置、規定遅延量について規定しておけば、映像ライン位置データ c 及び規定遅延量 d の伝送は不要であり、音声遅延器の可変も必要でなくなる。

【0024】

【発明の効果】以上のように、本発明では、映像信号の特定のラインにおいて、映像信号と音声信号の遅延が規

定値になるように音声信号データを多重化し、また、分離制御装置においては前記特定ラインにおける映像信号と音声信号の遅延量を基準にして映像信号と音声信号の遅延量を調整することにより、映像信号と音声信号との同時性を回復することができる。

【0025】あらかじめこの特定のラインもしくは遅延量を固定することが困難な場合には、前記特定映像ライン、または、規定遅延量、或いはこの両方を音声データとは別に映像信号に多重化して伝送し、映像信号と音声信号との遅延量を調整することにより、両者の同時性を回復することができる。

【0026】これにより、音声信号の映像信号への多重化のマッピングが異なったとしても、映像信号と音声信号との同時性の回復が容易となる。

【図面の簡単な説明】

【図1】本発明の一実施例における多重化・分離制御回路のブロック図

【図2】従来の多重化・分離制御回路のブロック図


【図3】多重化分離制御回路のバッファ RAM内音声信号データ量の変動を示す図

【図4】従来の多重化分離制御回路におけるバッファ RAM内音声信号データ量の変動を示す図


【符号の説明】

- 1 音声データ分離回路
- 2 同期信号分離回路
- 3 音声データデフォーマッタ
- 4 バッファ RAM
- 5 音声出力回路
- 6 フィールドタイミング検出回路
- 7 アドレス差計算回路
- 8 バッファ RAMデータ量検査回路
- 9 リードアドレス設定回路
- 10 1 映像遅延器
- 10 2 映像音声多重化回路
- 10 3 音声遅延器
- 10 4 遅延データデフォーマッタ
- 10 5 多重化回路
- 10 6 音声映像分離回路
- 10 7 遅延データ分離回路
- 10 8 映像遅延器
- 10 9 音声遅延器


【図1】



【図2】



【図3】



【図4】

